?!DOCTYPE html>
在设计控制器的印制电(sh)路板时将gpȝ分ؓ(f)两部分,一部分是以处理器ؓ(f)核心(j)的最系l电(sh)路,q部分硬件电(sh)路采用多层板设计Q另一部分是协处理器最系l和扩展?sh)\Q采用的双层板设计,两部分电(sh)路经q驱动、隔d通过多排针连接成Z个整体?
׃嵌入?a target="_blank">Ȁ光打标机可能是在产品的R间等环境下工作,不可避免地要受到很强的外界干扎ͼ因此要采取一些抗q扰设计措施:
(1)硬件系l分Z部分Qƈq行?jin)隔,以减辅助处理器电(sh)\、扩展电(sh)路及(qing)外部讑֤对ARM核心(j)pȝ的媄(jing)响,保证控制器的操作pȝ软g和应用程序的正常q行;
(2)核心(j)板的采用多层板设计增加的地层起到?jin)很好的屏蔽作?
(3)在电(sh)源芯片的输入、输出端和集成芯片的甉|引脚和地之间均放|了(jin)滤L、去耦电(sh)?特别是S3C2410A芯片?FPGA芯片的电(sh)源和地引脚较多而且位置分散Q需要对其设|较多的去耦电(sh)?
(4)对于q接外部讑֤的通用开关信可入、输出电(sh)路采用光耦进行隔,外部讑֤采用外电(sh)源供?sh),起到了(jin)很好的隔离作?
(5)在进行电(sh)路及(qing)元器件布局Ӟ模拟部分和数字部分分开Qƈ且模拟部分远高速数字部分,重点考虑控制振镜的模拟电(sh)压信可U?
(6)对于甉|Uѝ地U和信号U要选择合适的布线宽度;
(7)对于q接到扫描振镜系l的模拟信号U的采用良好的屏蔽措施?
嵌入式系l抗q扰设计是一个很复杂的问题,抗干扰能力是嵌入式系l的一个很重要的指标,除了(jin)单纯的硬件抗q扰设计Q有时还需要采用硬件和软gl合来实现抗q扰,提高嵌入式系l的可靠性和E_性?